Kompletné vysvetlenie procesu výroby čipu (2/2): od plátku po balenie a testovanie

Výroba každého polovodičového produktu si vyžaduje stovky procesov a celý výrobný proces je rozdelený do ôsmich krokov:spracovanie plátkov - oxidácia - fotolitografia - leptanie - nanášanie tenkých vrstiev - prepojenie - testovanie - balenie.

Krok 5: Nanášanie tenkého filmu

Aby sme vytvorili mikrozariadenia vo vnútri čipu, musíme nepretržite ukladať vrstvy tenkých filmov a odstraňovať prebytočné časti leptaním a tiež pridávať nejaké materiály na oddelenie rôznych zariadení. Každý tranzistor alebo pamäťová bunka je postavená krok za krokom vyššie uvedeným procesom. „Tenká vrstva“, o ktorej tu hovoríme, sa vzťahuje na „fóliu“ s hrúbkou menšou ako 1 mikrón (μm, jedna milióntina metra), ktorú nemožno vyrobiť bežnými mechanickými metódami spracovania. Proces umiestňovania filmu obsahujúceho požadované molekulárne alebo atómové jednotky na doštičku je "nanášanie".

Aby sme vytvorili viacvrstvovú polovodičovú štruktúru, musíme najprv vytvoriť zväzok zariadení, to znamená striedavo naskladať viacero vrstiev tenkých kovových (vodivých) filmov a dielektrických (izolačných) filmov na povrch doštičky a potom odstrániť prebytočnú vrstvu. časti prostredníctvom opakovaných procesov leptania na vytvorenie trojrozmernej štruktúry. Techniky, ktoré možno použiť na depozičné procesy, zahŕňajú chemickú depozíciu z plynnej fázy (CVD), atómovú vrstvu depozície (ALD) a fyzikálnu depozíciu z plynnej fázy (PVD), pričom metódy využívajúce tieto techniky možno rozdeliť na suchú a mokrú depozíciu.

Chemická depozícia z pár (CVD)

Pri chemickom nanášaní pár reagujú prekurzorové plyny v reakčnej komore za vzniku tenkého filmu pripevneného k povrchu plátku a vedľajších produktov, ktoré sú čerpané z komory. Plazmou podporovaná chemická depozícia z pár využíva plazmu na generovanie reakčných plynov. Táto metóda znižuje reakčnú teplotu, vďaka čomu je ideálna pre štruktúry citlivé na teplotu. Použitie plazmy môže tiež znížiť počet depozícií, čo často vedie k vyššej kvalite filmov.

Ukladanie atómovej vrstvy (ALD)

Depozícia atómovej vrstvy vytvára tenké filmy ukladaním iba niekoľkých atómových vrstiev naraz. Kľúčom k tejto metóde je cyklovanie nezávislých krokov, ktoré sa vykonávajú v určitom poradí a udržiavanie dobrej kontroly. Prvým krokom je potiahnutie povrchu plátku prekurzorom a potom sa zavedú rôzne plyny, aby reagovali s prekurzorom za vzniku požadovanej látky na povrchu plátku.

Fyzikálne nanášanie pár (PVD)

Ako už názov napovedá, fyzikálne nanášanie pár sa týka vytvárania tenkých vrstiev fyzikálnymi prostriedkami. Naprašovanie je fyzikálna metóda nanášania pár, ktorá využíva argónovú plazmu na rozprašovanie atómov z terča a ich nanášanie na povrch plátku, aby sa vytvoril tenký film. V niektorých prípadoch môže byť uložený film upravený a vylepšený technikami, ako je ultrafialové tepelné spracovanie (UVTP).

Krok 6: Prepojenie

Vodivosť polovodičov je medzi vodičmi a nevodičmi (t.j. izolantmi), čo nám umožňuje plne kontrolovať tok elektriny. Litografia, leptanie a nanášanie na báze doštičiek môžu vytvárať komponenty, ako sú tranzistory, ale musia byť prepojené, aby sa umožnil prenos a príjem energie a signálov.

Kovy sa používajú na prepojenie obvodov kvôli ich vodivosti. Kovy používané na výrobu polovodičov musia spĺňať tieto podmienky:

· Nízky odpor: Keďže kovové obvody musia prechádzať prúdom, kovy v nich by mali mať nízky odpor.

· Termochemická stabilita: Vlastnosti kovových materiálov musia zostať počas procesu spájania kovov nezmenené.

· Vysoká spoľahlivosť: Ako sa technológia integrovaných obvodov vyvíja, aj malé množstvá kovových spojovacích materiálov musia mať dostatočnú odolnosť.

· Výrobné náklady: Aj keď sú splnené prvé tri podmienky, materiálové náklady sú príliš vysoké na uspokojenie potrieb hromadnej výroby.

Proces prepojenia využíva hlavne dva materiály, hliník a meď.

Proces prepojenia hliníka

Proces prepojenia hliníka začína nanášaním hliníka, aplikáciou fotorezistu, expozíciou a vyvolaním, po ktorom nasleduje leptanie na selektívne odstránenie akéhokoľvek prebytočného hliníka a fotorezistu pred vstupom do oxidačného procesu. Po dokončení vyššie uvedených krokov sa proces fotolitografie, leptania a nanášania opakuje, až kým sa nedokončí prepojenie.

Okrem vynikajúcej vodivosti sa hliník tiež ľahko fotolitografuje, lepta a nanáša. Okrem toho má nízku cenu a dobrú priľnavosť k oxidovému filmu. Jeho nevýhodou je, že ľahko koroduje a má nízky bod topenia. Okrem toho, aby sa zabránilo reakcii hliníka s kremíkom a vzniku problémov so spojením, je potrebné pridať kovové usadeniny na oddelenie hliníka od plátku. Toto ložisko sa nazýva „bariérový kov“.

Hliníkové obvody sú tvorené nanášaním. Keď plátok vstúpi do vákuovej komory, tenký film tvorený hliníkovými časticami priľne k plátku. Tento proces sa nazýva „depozícia z pár“ (VD), ktorá zahŕňa chemické nanášanie pár a fyzikálne nanášanie pár.

Proces prepojenia medi

Ako sa polovodičové procesy stávajú sofistikovanejšími a veľkosti zariadení sa zmenšujú, rýchlosť pripojenia a elektrické vlastnosti hliníkových obvodov už nie sú primerané a sú potrebné nové vodiče, ktoré spĺňajú požiadavky na veľkosť aj náklady. Prvý dôvod, prečo meď môže nahradiť hliník, je ten, že má nižší odpor, čo umožňuje rýchlejšie pripojenie zariadenia. Meď je tiež spoľahlivejšia, pretože je odolnejšia voči elektromigrácii, pohybu kovových iónov, keď prúd preteká kovom, ako hliník.

Meď však ľahko netvorí zlúčeniny, čo sťažuje odparovanie a odstránenie z povrchu plátku. Aby sme tento problém vyriešili, namiesto leptania medi nanášame a leptame dielektrické materiály, ktoré vytvárajú vzory kovových línií pozostávajúce z priekop a priechodov tam, kde je to potrebné, a potom vypĺňame vyššie uvedené „vzorce“ meďou, aby sme dosiahli vzájomné prepojenie, proces nazývaný „damascénsky“ .

Ako atómy medi pokračujú v difúzii do dielektrika, jeho izolácia sa znižuje a vytvára bariérovú vrstvu, ktorá blokuje atómy medi pred ďalšou difúziou. Na bariérovej vrstve sa potom vytvorí tenká vrstva medených zárodkov. Tento krok umožňuje galvanické pokovovanie, čo je vyplnenie vzorov s vysokým pomerom strán meďou. Po naplnení je možné prebytočnú meď odstrániť chemickým mechanickým leštením kovov (CMP). Po dokončení môže byť uložený oxidový film a prebytočný film môže byť odstránený fotolitografiou a procesmi leptania. Vyššie uvedený proces je potrebné opakovať, kým sa nedokončí medené prepojenie.

Z vyššie uvedeného porovnania je vidieť, že rozdiel medzi medeným prepojením a hliníkovým prepojením je v tom, že prebytočná meď je odstránená kovovým CMP a nie leptaním.

Krok 7: Testovanie

Hlavným cieľom testu je overiť, či kvalita polovodičového čipu spĺňa určitý štandard, aby sa eliminovali chybné produkty a zlepšila sa spoľahlivosť čipu. Okrem toho testované chybné produkty nevstúpia do kroku balenia, čo pomáha šetriť náklady a čas. Elektronické triedenie v matrici (EDS) je testovacia metóda pre doštičky.

EDS je proces, ktorý overuje elektrické charakteristiky každého čipu v stave plátku a tým zlepšuje výťažnosť polovodičov. EDS možno rozdeliť do piatich krokov takto:

01 Monitorovanie elektrických parametrov (EPM)

EPM je prvým krokom v testovaní polovodičových čipov. Tento krok otestuje každé zariadenie (vrátane tranzistorov, kondenzátorov a diód) potrebné pre polovodičové integrované obvody, aby sa zabezpečilo, že ich elektrické parametre spĺňajú normy. Hlavnou funkciou EPM je poskytovať namerané údaje o elektrických charakteristikách, ktoré sa použijú na zlepšenie efektívnosti procesov výroby polovodičov a výkonu produktu (nie na zistenie chybných produktov).

02 Test starnutia oblátok

Miera defektov polovodičov vychádza z dvoch aspektov, a to z miery výrobných defektov (vyššia v počiatočnom štádiu) a z miery defektov v celom životnom cykle. Test starnutia plátku sa vzťahuje na testovanie plátku pri určitej teplote a striedavom/jednosmernom napätí s cieľom zistiť produkty, ktoré môžu mať chyby v počiatočnom štádiu, to znamená zlepšiť spoľahlivosť konečného produktu odhalením potenciálnych defektov.

03 Detekcia

Po dokončení testu starnutia je potrebné pripojiť polovodičový čip k testovaciemu zariadeniu pomocou karty sondy a potom je možné vykonať testy teploty, rýchlosti a pohybu na doštičke, aby sa overili príslušné funkcie polovodičov. Popis konkrétnych testovacích krokov nájdete v tabuľke.

04 Oprava

Oprava je najdôležitejším testovacím krokom, pretože niektoré chybné čipy je možné opraviť výmenou problematických komponentov.

05 Bodkovanie

Čipy, ktoré neuspeli v elektrickom teste, boli vytriedené v predchádzajúcich krokoch, ale stále je potrebné ich označiť, aby sa rozlíšili. V minulosti sme potrebovali označiť chybné čipy špeciálnym atramentom, aby bolo možné ich identifikovať voľným okom, no teraz ich systém automaticky triedi podľa hodnoty testovacích údajov.

Krok 8: Balenie

Po niekoľkých predchádzajúcich procesoch vytvorí oblátka štvorcové štiepky rovnakej veľkosti (známe aj ako "jednotlivé lupienky"). Ďalšia vec, ktorú musíte urobiť, je získať jednotlivé triesky rezaním. Novo narezané čipy sú veľmi krehké a nedokážu si vymieňať elektrické signály, preto je potrebné ich spracovávať oddelene. Tento proces je balenie, ktoré zahŕňa vytvorenie ochranného obalu mimo polovodičového čipu a umožňuje im vymieňať si elektrické signály s vonkajším prostredím. Celý proces balenia je rozdelený do piatich krokov, a to rezanie plátkov, pripevnenie jedného čipu, prepojenie, formovanie a testovanie balenia.

01 Pílenie plátkov

Aby sme z oblátky odrezali nespočetné množstvo nahusto usporiadaných triesok, musíme najskôr zadnú stranu oblátky opatrne „prebrúsiť“, kým jej hrúbka nezodpovedá potrebám procesu balenia. Po vybrúsení môžeme rezať pozdĺž rysky na doštičke, kým sa neoddelí polovodičový čip.

Existujú tri typy technológie rezania plátkov: rezanie čepeľou, rezanie laserom a rezanie plazmou. Kockovanie čepeľou je použitie diamantového kotúča na rezanie plátku, ktorý je náchylný na teplo z trenia a nečistoty, a tým k poškodeniu plátku. Laserové krájanie má vyššiu presnosť a ľahko zvládne doštičky s tenkou hrúbkou alebo malým rozostupom ryhy. Plazmové krájanie využíva princíp plazmového leptania, takže táto technológia je použiteľná aj pri veľmi malých rozstupoch rysiek.

02 Nástavec na jednu oblátku

Po oddelení všetkých čipov od doštičky je potrebné jednotlivé čipy (jednotlivé doštičky) pripevniť na substrát (olovený rám). Funkciou substrátu je chrániť polovodičové čipy a umožniť im výmenu elektrických signálov s vonkajšími obvodmi. Na pripevnenie čipov je možné použiť tekuté alebo tuhé lepidlá na pásky.

03 Prepojenie

Po pripojení čipu k substrátu musíme tiež spojiť kontaktné body oboch, aby sme dosiahli výmenu elektrického signálu. V tomto kroku je možné použiť dva spôsoby pripojenia: drôtené spájanie pomocou tenkých kovových drôtov a spájanie flip chip pomocou guľových zlatých blokov alebo cínových blokov. Spájanie drôtov je tradičná metóda a technológia spájania flip čipov môže urýchliť výrobu polovodičov.

04 Lisovanie

Po dokončení pripojenia polovodičového čipu je potrebný proces lisovania na pridanie obalu na vonkajšiu stranu čipu na ochranu polovodičového integrovaného obvodu pred vonkajšími podmienkami, ako je teplota a vlhkosť. Potom, čo je forma na balenie vyrobená podľa potreby, musíme do formy vložiť polovodičový čip a epoxidovú formovaciu hmotu (EMC) a utesniť ju. Zapečatený čip je konečná podoba.

05 Test balenia

Čipy, ktoré už majú svoju finálnu podobu, musia prejsť aj záverečným testom defektov. Všetky hotové polovodičové čipy, ktoré vstupujú do záverečného testu, sú hotové polovodičové čipy. Umiestnia sa do testovacieho zariadenia a nastavia rôzne podmienky, ako je napätie, teplota a vlhkosť pre elektrické, funkčné a rýchlostné testy. Výsledky týchto testov možno použiť na nájdenie chýb a zlepšenie kvality produktu a efektívnosti výroby.

Vývoj technológie balenia

Ako sa veľkosť čipu zmenšuje a požiadavky na výkon sa zvyšujú, obaly prešli v posledných rokoch mnohými technologickými inováciami. Niektoré baliace technológie a riešenia orientované na budúcnosť zahŕňajú použitie depozície pre tradičné procesy typu back-end, ako je balenie na úrovni plátkov (WLP), bumping procesy a technológia redistribučnej vrstvy (RDL), ako aj technológie leptania a čistenia pre front-end. výroba oblátok.

Čo je pokročilé balenie?

Tradičné balenie vyžaduje, aby bol každý čip vyrezaný z oblátky a umiestnený do formy. Balenie na úrovni plátku (WLP) je typ pokročilej technológie balenia, ktorá sa vzťahuje na priame balenie čipu stále na plátku. Procesom WLP je najprv zabaliť a otestovať a potom oddeliť všetky vytvorené čipy z plátku naraz. V porovnaní s tradičným balením sú výhodou WLP nižšie výrobné náklady.

Pokročilé balenie možno rozdeliť na 2D balenie, 2,5D balenie a 3D balenie.

Menšie 2D balenie

Ako už bolo spomenuté vyššie, hlavným účelom baliaceho procesu je vysielanie signálu polovodičového čipu von a hrbolčeky vytvorené na doštičke sú kontaktnými bodmi na odosielanie vstupných/výstupných signálov. Tieto hrbole sa delia na vejár a vejár. Prvý vejárovitý je vo vnútri čipu a druhý vejárovitý je mimo rozsah čipu. Vstupný/výstupný signál nazývame I/O (vstup/výstup) a počet vstupov/výstupov sa nazýva počet I/O. Počet I/O je dôležitým základom pre určenie spôsobu balenia. Ak je počet I/O nízky, použije sa ventilátorový obal. Keďže veľkosť čipu sa po zabalení príliš nemení, tento proces sa nazýva aj balenie čipov (CSP) alebo balenie čipov na úrovni plátkov (WLCSP). Ak je počet vstupov/výstupov vysoký, zvyčajne sa používa balenie typu fan-out a okrem nárazov sa vyžadujú aj vrstvy redistribúcie (RDL), aby sa umožnilo smerovanie signálu. Toto je „balenie na úrovni oblátok (FOWLP)“.

2,5D balenie

Technológia balenia 2.5D dokáže vložiť dva alebo viac typov čipov do jedného obalu a zároveň umožňuje smerovanie signálov laterálne, čo môže zvýšiť veľkosť a výkon obalu. Najpoužívanejšou metódou balenia 2,5D je vloženie pamäťových a logických čipov do jedného obalu pomocou kremíkového vkladača. 2.5D balenie vyžaduje základné technológie, ako sú priechodné silikónové priechody (TSV), mikro hrbolčeky a RDL s jemným rozstupom.

3D balenie

Technológia 3D balenia dokáže umiestniť dva alebo viac typov čipov do jedného obalu a zároveň umožňuje vertikálne smerovanie signálov. Táto technológia je vhodná pre polovodičové čipy s menším a vyšším počtom I/O. TSV je možné použiť pre čipy s vysokým počtom I/O a pre čipy s nízkym počtom I/O je možné použiť drôtové spojenie a nakoniec vytvoriť signálny systém, v ktorom sú čipy usporiadané vertikálne. Medzi základné technológie potrebné pre 3D balenie patrí TSV a technológia mikro-bump.

Doteraz bolo plne zavedených osem krokov výroby polovodičových produktov „spracovanie plátku – oxidácia – fotolitografia – leptanie – nanášanie tenkých vrstiev – prepojenie – testovanie – balenie“. Od „piesku“ po „čipy“, polovodičová technológia predstavuje skutočnú verziu „premeny kameňov na zlato“.

VeTek Semiconductor je profesionálny čínsky výrobcaPovlak z karbidu tantalu, Povlak z karbidu kremíka, Špeciálny grafit, Keramika z karbidu kremíkaaIná polovodičová keramika. VeTek Semiconductor sa zaviazal poskytovať pokročilé riešenia pre rôzne produkty SiC Wafer pre polovodičový priemysel.

Ak máte záujem o vyššie uvedené produkty, neváhajte nás kontaktovať priamo.  

Mob: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

E-mail: anny@veteksemi.com